客户端

新材料在线APP下载

寻材问料下载

开通会员

精彩推荐

会员享研报折扣价、看项目BP、约投资人、每日在通讯录加更多好友等特权

开通会员 查看会员特权

登录/注册

热门媒体号

热门企业号

新南威尔士大学李连忠教授:高κ钙钛矿膜制备与表征

来源:高分子科学前沿|

发表时间:2022-05-13

点击:7835

在全球新一轮科技和产业革命中,先进半导体关键核心技术正在成为全球主要经济体竞争的焦点。我国目前一直致力于解决关键的技术,半导体已被确定为中国2020年推出的双循环战略的优先目标。其中,半导体场效应晶体管 (MOSFET) 是利用控制输入回路的电场效应来控制输出回路电流的一种半导体器件。


目前,对于硅(Si)金属氧化物半导体场效应晶体管中的亚10纳米技术节点,亚纳米电容等效厚度和与沟道的完美界面对于栅极电介质保持栅极可控性至关重要。因此,科学家致力于开发适用于未来节点的二维MOSFET的可靠高介电常数(κ)材料。Si技术中常用的高κ电介质(即氧化铝(Al2O3)和氧化铪(HfO2))已与二维过渡金属二硫属化物材料集成在一起。然而,它们的无定形性质和不完美的介电/过渡金属-二硫化物界面使得消除电荷散射和陷阱变得困难,此外介电沉积工艺会直接损坏二维通道。尽管已经开发了几种界面钝化层,例如有机分子和原子级薄的六方氮化硼(hBN),但这些层会降低整体栅极电容。另一种有吸引力的方法是采用晶体介电材料。此外,合成单晶独立式钙钛矿氧化物膜的最新进展已经建立了一条可行的途径,将超高κ结晶SrTiO3薄膜与二维半导体集成以形成高质量的介电/通道界面,以克服目前栅极控制的限制。


来自于新南威尔士大学的Sean Li教授、香港大学机械工程系李连忠教授合作探索了可转移的超高κ单晶钙钛矿锶钛氧化物膜作为2D场效应晶体管的栅极电介质。该钙钛矿膜表现出理想的亚一纳米级电容等效厚度(CET),具有低漏电流(在2.5 兆伏/厘米时小于10-2 安培/平方厘米)。作者发现由于使用超高κ电介质而导致的不利边缘诱导的势垒降低效应,锶钛氧化物电介质和二维半导体之间的范德华间隙减轻了。通过化学气相沉积和氧化锶钛电介质由可扩展的二硫化钼薄膜制成的典型短沟道晶体管表现出陡峭的亚阈值摆幅,低至每十倍频约70 毫伏,开/关电流比高达10,与低功率器件相匹配,符合最新的国际设备和系统路线图建议的规范。相关研究成果以题为“High-κ perovskite membranes as insulators for two-dimensional transistors”发表在最新一期《Nature》上。本文第一作者为Jing-Kai Huang、Wan Yi、Shi Junjie和Zhang Ji。



其中不得不提的是两位通讯作者都和产业界有着精密的联系。Sean Li教授是新南威尔士大学材料与制造“未来研究院”的院长,正在主持多个总投资额达2300万澳元(1.07亿人民币)的材料制造工业合作项目。香港大学李连忠教授于2017年出任为台湾积体电路制造公司(台积电)技术研究处处长,早在2021年,李教授联同美国麻省理工学院、台积电及台湾国立大学的研究团队,于顶尖学术期刊《Nature》以 Ultralow contact resistance between semimetal and monolayer semiconductors为题目,发表了一篇论文,提出二维材料结合半金属铋能达到极低的电阻,这项突破性发现有助实现1纳米半导体的艰巨挑战。


【高κ钙钛矿膜制备与表征】


本文通过反射高能电子衍射(RHEED)辅助脉冲激光沉积技术用于制备独立的SrTiO3介电层(图1a)。图1c中的光学显微照片表明,随着SrTiO3厚度的增加,光学对比度逐渐增加5-u.c.厚SrTiO3的平面图暗场透射电子显微镜 (TEM) 图像和选区电子衍射 (SAED) 图案 (图1d, e )证明了其单晶性质,缺陷在探测区域非常有限(图1f)。


图 1. 独立式单晶SrTiO3层的制备与表征


【单晶SrTiO3膜的介电性能】


金属-绝缘体-金属(MIM)电容器结构用于评估所制备的SrTiO3膜的电容-电压(C–V)特性(图2a)。图2b显示测得的电容密度随电压和频率适度降低,图2c显示CET与SrTiO3厚度呈近线性关系,这意味着可以使用小于26 nm(约65 uc)的氧化物厚度实现亚1 nm CET。图2d显示了所制备的SrTiO3膜的漏电流特性,其厚度分别为10 uc、20 uc、40 uc和80 uc。与通过沉积工艺产生的高κ电介质形成鲜明对比的是,具有光滑和明确定义的表面和弹性性质的独立式SrTiO3膜表现为准二维层,使用范德华(vdW)与相邻材料接触间隙,大大减少了界面缺陷并增强了介电强度。


图 2. 单晶SrTiO3膜的介电性能


【器件性能】


为了检查栅极介电性能,作者将厚度为40 uc的SrTiO3膜转移到具有预定义栅极金属的SiO2衬底上,然后将通过化学气相沉积(CVD)生长的单层二硫化钼(MoS2)薄膜转移到SrTiO3的顶部,最后,图案化MoS2通道以形成局部背栅MoS2FET(图3a),FET阵列的照片如图3b所示。利用扫描透射电子显微镜(STEM)和 x 射线能谱仪(EDS)绘制了场效应晶体管的横截面结构(图3 c)。图3d和图3e分别绘制了长沟道单层 MOS2FET (沟道宽度/沟道长度,WCH/LCH = 10 μm/3.5 μm)的传输特性(沟道电流与栅电压,ID-VG)和输出特性(沟道电流与沟道电压,ID-VD)。图3h显示了这些器件的开/关电流比与SS值之间的相关性。许多器件的开/关电流比接近107;同时,最佳SS值接近70mVdec-1,这是MoS2FET获得的最佳值之一。


图 3. 具有超高κ SrTiO3电介质的局部背栅 MoS2 FET


【静电学研究】


随着沟道长度的缩放,漏极引起的势垒降低变得明显;因此,栅极的静电控制下降,导致更高的亚阈值电流和较差的SS值。这种现象可以通过减小CET来减轻。因此,作者制造了短通道MoS2FET(LCH ≈25nm到LCH ≈55nm;图4a),以演示超高κ SrTiO3电介质的栅极到通道控制。35 nm短沟道MoS2FET的传输特性(图4b)显示接近106的开/关电流比和79mVdec-1的SS值,并且输出曲线(图4c)显示有希望的电流控制和饱和,其中SrTiO3栅极电介质实现的SS值是报道的最低值之一。


图 4. 基于超高-κ SrTiO3电介质的短通道MoS2 FET的静电学


【作者简介】



李连忠,香港大学教授,于英国牛津大学毕业后随即加入新加坡南洋理工大学任职助理教授;2010年加入台湾中央研究院担任助理教授;2014年受聘于沙特阿拉伯国王科技大学,2016年擢升为教授;2017年加入澳洲新南威尔士大学策略菁英教授。同年,李教授出任为台湾积体电路制造公司技术研究处处长。历年来,他在多家国际顶级科学期刊发表超过四百篇论文,并在Web of Science获得逾41940次引用,H指数为93;而在Google学术搜寻已获得逾57269次引用,H指数为109。他的研究主要集中在从材料和设备的角度解决这些重大挑战,以推进未来的电子产品和扩展摩尔定律。




Sean Li教授是新南威尔士大学材料与制造“未来研究院”的院长,长期从事多功能复杂氧化物和异质结构的研究,已经发表了3本学术书籍、1本编著书籍、16篇书籍章节和338篇国际期刊论文。他还正在主持多个总投资额达2300万澳元的材料制造工业合作项目。


封面图源自于图虫创意


100大潜力材料

“本文由新材料在线®平台入驻媒体号高分子科学前沿提供,观点仅代表作者本人,不代表本网站及新材料在线®立场,本站不对文章内容真实性、准确性等负责,尤其不对文中产品有关功能性、效果等提供担保。本站提醒读者,文章仅供学习参考,不构成任何投资及应用建议。如需转载,请联系原作者。如涉及作品内容、版权和其它问题,请与我们联系,我们将在第一时间处理!本站拥有对此声明的最终解释权。”

点击咨询

客服

下载APP

公众号

让客服与您联系

留下您的联系方式,让客服为您提供专属服务

关闭